Основы цифровой техники - Схемотехника - Скачать бесплатно
[pic] (1)
где [pic]-вектор выходных переменных, соответствующий k-ому такту
работы;
m – число выходов ПЦУ;
[pic]- вектор входных переменных соответственно k-го, k-1, …, k-r
тактов работы, j=0,1,…,r;
n – число входов ПЦУ;
[pic]-оператор преобразования ПЦУ.
Для реализации зависимости (1) ПЦУ должно характеризоваться свойством
запоминания входных переменных, т.е. устройство должно обладать памятью.
Память ПЦУ может охватывать произвольное, но обязательно конечное число (r)
тактов работы. Поэтому за ПЦУ закрепились также следующие наименования: ЦУ
с памятью, многотактные ЦУ, конечные автоматы.
Свойство запоминания информации обеспечивается наличием у ПЦУ r
различных устойчивых внутренних состояний Q1, Q2, …, Qr, каждое из которых
характеризуется определенной комбинацией сигналов во внутренних цепях ПЦУ.
По аналогии со входными и выходными переменными внутренние переменные
(состояния) кодируются двоичными L-разрядными числами. Значение L
определяется из соотношения L=[log2r]+1, где […] обозначает целую часть
log2r.
Из вышеизложенного следует: ПЦУ – это цифровой преобразователь
информации, способный принимать различные состояния, хранить (сохранять)
их, переходить под воздействием входных сигналов из одного состояния в
другое и формировать выходные сигналы. Следовательно, задание оператора,
реализуемого ПЦУ предполагает: во-первых, установление связи выходных
переменных со входными и внутренними переменными для одного и того же такта
работы ПЦУ, т.е. связи вида
[pic] (2)
во-вторых, установление связи внутренних переменных для (k+1)-го такта
со значениями входных и внутренних переменных k-го такта, т.е. связи вида
[pic] (3)
Приведенные соотношения именуют функциями (уравнениями) выходов (2) и
переходов (3). Табличные формы представления указанных функций чаще
являются более наглядными и удобными для анализа работы ПЦУ.
Соответствующие таблицы называются таблицей выходов и таблицей переходов.
1.2 Триггеры
Триггеры являются простейшими ПЦУ. Отличительными особенностями
триггеров являются:
1) число внутренних устойчивых состояний равно двум, чему соответствует
одна переменная в прямой ([pic]) или инверсной форме ([pic]);
2) число выходов у триггера также равно двум, один из них называют
прямым, другой – инверсным. Причем значения выходов равны соответствующим
значениям внутренней переменной. Поэтому для триггеров принято прямой выход
обозначать – [pic], а инверсный – [pic]. Состояние триггера определяется по
уровню напряжения на его прямом выходе. Если это напряжение уровня
логической единицы, т.е. [pic] (при этом [pic]), то говорят, что триггер
находится в единичном состоянии (в триггер записана “1”). Если же [pic]
([pic]) – триггер находится в нулевом состоянии (записан “0”).
Классификация триггеров может осуществляться по ряду признаков.
Основным из них является признак логического функционирования, при
использовании которого триггеры разделяют по виду характеристического
уравнения (так применительно к триггерам называется уравнение переходов).
Еще одним важным классификационным признаком является способ записи
информации в триггеры.
Классификация триггеров по указанным признакам приведена на рис.1.
По логическому функционированию различают триггеры типов RS, D, T, JK.
Кроме того, используются комбинированные триггеры, в которых совмещаются
одновременно несколько типов, и триггеры со сложной входной логикой
(группами входов, связанных между собой логическими зависимостями).
Простейший триггер имеет только один информационный вход (Т), сохраняет
свое состояние при подаче на него сигнала уровня “0” и изменяет состояние
на противоположное при подаче входного сигнала уровня “1”. Такой триггер
называется счетным (со счетным входом) или Т-триггером, его условное
графическое изображение приведено на рис. 2. Из таблицы переходов этого
триггера (табл. 1) получим выражение для характеристического уравнения
[pic] (4)
[pic]
Нетрудно видеть, что Т-триггер реализует логическую функцию “сумма по
модулю 2”.
D-триггер (рис. 2) также имеет один информационный вход (D). Его
состояние повторяет входной сигнал предыдущего такта. Переходы D-триггера
представлены в табл. 2.
Характеристическое уравнение D-триггера имеет вид:
[pic] (5)
[pic]
Двухвходовые триггеры RS и JK типов устанавливаются (переключаются) в
состояние “1” при подаче сигнала уровня “1” на один из входов, обозначаемый
S (для RS-триггеров) или J (для JK-триггеров) и устанавливаются
(переключаются) в состояние “0” при подаче сигнала уровня “1” на другой
вход – R (для RS-триггеров) или K (для JK-триггеров). Будем называть такие
входные сигналы устанавливающими или переключающими. При их отсутствии на
обоих входах триггеры сохраняют свое состояние. Различия между RS- и JK-
триггерами проявляются в их реакциях на одновременную подачу
устанавливающих сигналов на оба входа. Для RS-триггера такая комбинация
входных сигналов является запрещенной, при одновременной подаче
устанавливающих сигналов на оба входа JK-триггера он меняет свое состояние
на противоположное. (Исключением является асинхронный RS-триггер, собранный
на ЛЭ “И-НЕ”, для которого устанавливающими сигналами являются сигналы
уровня логического “0”).
Переходы RS- и JK-триггеров приведены в табл. 3, а графические
изображения триггеров на рис. 2.
Из таблицы получим выражения для характеристических уравнений RS- и JK-
триггеров, которые после их минимизации принимают вид:
[pic] (6)
[pic]
[pic](7)
[pic]
По способу записи информации различают асинхронные (нетактируемые) и
синхронные (тактируемые) триггеры. В асинхронных триггерах переход в новое
состояние вызывается изменениями только входных информационных сигналов.
Синхронные триггеры кроме информационных входов имеют отдельный вход
синхронизации, обычно обозначаемый буквой С (рис. 3). Изменение состояния
синхронного триггера может произойти при одновременном воздействии входных
информационных сигналов и сигнала синхронизации.
По способу восприятия синхронизирующих сигналов триггеры делятся на
управляемые уровнем и с динамическим управлением. Управление уровнем
означает, что при одном уровне синхросигналов (С) триггер воспринимает
входные информационные сигналы и реагирует на них, а при другом ([pic]) не
воспринимает и остается в неизменном состоянии. При динамическом управлении
разрешение на переключение триггера дается только в момент перепада
синхросигнала (на фронте или срезе синхроимпульса). В остальное время
действия синхросигнала независимо от его уровня триггер не воспринимает
входные сигналы и, следовательно, остается в неизменном состоянии.
Синхровход при динамическом управлении может быть прямым или инверсным. При
прямом входе разрешение на переключение триггера имеет место при изменении
синхросигнала с уровня нуля до уровня единицы (фронт синхроимпульса); если
же у триггера инверсный синхровход, его переключения возможны при изменении
синхросигнала с уровня единицы до уровня нуля (срез синхроимпульса).
На рис. 4 показаны процессы, происходящие в синхронных триггерах. На
диаграммах синхроимпульсов отмечено содержание процессов на отдельных
участках, а под диаграммами приведены условные графические изображения
синхровходов для соответствующих типов триггеров.
Рис. 4. Временные диаграммы, поясняющие работу синхронных триггеров (а) и
условные изображения входов синхронизации (б)
По характеру процесса переключения триггеры делятся на одноступенчатые
и двухступенчатые. В одноступенчатом триггере переключение в новое
состояние происходит сразу, в двухступенчатом – по этапам. Двухступенчатый
триггер состоит из двух – ведущего (М) и ведомого (S) триггеров (рис. 5).
Переход в новое состояние происходит в обоих триггерах поочередно. Один из
уровней синхросигнала разрешает прием информации в М-триггер, при этом
состояние S-триггера остается неизменным. Другой уровень синхросигнала
разрешает передачу нового состояния М-триггера в S-триггер.
Рис. 5. Структурная схема (а), временные диаграммы,
поясняющие работу (б) и условное графическое изображение
двухступенчатого тригерра (MS-триггера)
1.3 Схемотехника триггеров
В составе практически всех серий цифровых ИС имеются ИС триггеров
различных типов. Естественно, что триггер с требуемой логикой
функционирования может быть спроектирован и на россыпи ЛЭ того или иного
функционально полного набора ЛЭ.
Синтез схемы триггера обычно осуществляется по его характеристическому
уравнению. Приведем последовательность необходимых для этого действий на
примере синтеза RS-триггеров.
Асинхронный RS-триггер. Схема асинхронного RS-триггера, соответствующая
характеристическому уравнению (6) может быть построена на ЛЭ любого
функционально полного набора. Однако, оптимальное схемное решение получают
при использовании ЛЭ монофункциональных наборов “И-НЕ” или “ИЛИ-НЕ”.
Для синтеза схемы асинхронного триггера на ЛЭ “И-НЕ” преобразуем (6) к
виду
[pic] (6.1)
[pic]
Соответствующая (6.1) кольцевая схема соединения двух ЛЭ “И-НЕ” приведена
на рис. 6, а.
Для построения схемы асинхронного RS-триггера на ЛЭ “ИЛИ-НЕ”
преобразуем (6) к выбранному базису ЛЭ. Для этого, используя правило де
Моргана, перепишем (6) в виде
[pic]
[pic]
Проинвертировав полученные соотношения, получим
[pic] (6.2)
[pic]
Соответствующая (6.2) схема асинхронного RS-триггера на ЛЭ “ИЛИ-НЕ”
приведена на рис.6, б.
Из сопоставления рис. 6,а 6,б можно заключить, что схема триггера не
меняется при замене одних ЛЭ другими, меняются местами только входы или
выходы схемы.
Анализ (6.1) и (6.2) показывает, что асинхронный RS-триггер на ЛЭ “ИЛИ-
НЕ” управляется входными сигналами R и S, а на ЛЭ “И-НЕ” – инверсными
сигналами [pic]и [pic]. Другими словами, устанавливающими (переключающими)
сигналами для триггера на ЛЭ “ИЛИ-НЕ” являются сигналы уровня логической
“1”, а для триггера на ЛЭ “И-НЕ” – уровня логического “0”.
При одновременной подаче переключающих сигналов на оба входа (R=S=1 для
триггера на ЛЭ “ИЛИ-НЕ”) или (R=S=0 для триггера на ЛЭ “И-НЕ”) триггер
распадается на два автономных инвертора. При этом на его обоих выходах
будет сигнал уровня “0” (для триггера на ЛЭ “ИЛИ-НЕ”) или уровня “1” (для
триггера на ЛЭ “И-НЕ”), т.е. схема теряет триггерные свойства и поэтому
указанные комбинации входных сигналов являются запрещенными.
Переходы асинхронных RS-триггеров, построенных на ЛЭ “ИЛИ-НЕ” и “И-НЕ”
приведены в табл. 4 и 5, а на рис. 7 – временные диаграммы, поясняющие
работу триггера на ЛЭ “И-НЕ”.
Синхронный RS-триггер. Для получения характеристического уравнения
синхронного RS-триггера составим его таблицу переходов, подобную табл. 3,
введя в нее третью входную переменную – сигнал синхронизации С. При С=1
триггер изменяет свое состояние в соответствии с логикой функционирования
асинхронного триггера, а при С=0 состояния триггера остаются неизменными.
Из таблицы переходов выпишем СДНФ характеристического уравнения,
которые после их минимизации имеют вид
[pic] (8)
[pic]
Для построения схемы синхронного RS-триггера в базисе ЛЭ “И-НЕ” дважды
проинвертируем (8), в результате получим
[pic] (8.1)
[pic]
Схема, реализующая эти уравнения, приведена на рис.8.
Основой схемы является асинхронный RS-триггер на элементах 3 и 4 (ограничен
пунктирным прямоугольником), а элементы 1 и 2 образуют схему входной
логики. При С=0 на выходах элементов 1 и 2 действуют единичные сигналы и
асинхронный триггер, для которого эти сигналы являются входными, не
изменяет своего состояния. Если С=1, то для сигналов S и R элементы 1 и 2
становятся инверторами и асинхронный триггер получает нулевой
устанавливающий сигнал от входа, на котором действует единичный сигнал.
Следовательно, устанавливающими (переключающими) сигналами для синхронного
RS-триггера являются сигналы уровня логической “1”. Временные диаграммы
синхронного RS-триггера изображены на рис. 9.
Синхронный D-триггер. Триггер реализует задержку входного сигнала D с
помощью тактирования, принимая сигнал только по разрешению тактового
сигнала С. Из характеристического уравнения синхронного D-триггера
[pic] (9)
видно, что при наличии синхронизирующего сигнала (Сk=1) триггер переходит в
состояние Dk: [pic], а при его отсутствии (Сk=0) триггер сохраняет свое
состояние: [pic].
Схему синхронного D-триггера легко получить из схемы синхронного RS-
триггера (рис. 8). Действительно, если ввести в схему входной логики
следующие изменения: заменить входы R и S одним входом – D, соединить выход
ЛЭ1 со входом ЛЭ2 (вводимые изменения показаны на рис. 8 штриховыми
линиями), то получаем схему, реализующую уравнение (9).
Условное графическое изображение синхронного D-триггера и его временные
характеристики приведены на рис. 10.
Т-триггер может быть получен из синхронного RS-триггера (рис. 11, а).
Действительно, если синхровход RS-триггера обозначить через Т, его прямой
выход соединить со входом R (т.е. сделать R=Q), а инверсный выход со входом
С (т.е. сделать S=[pic]), то характеристическое уравнение синхронного RS-
триггера (8) преобразуется к виду, совпадающему с характеристическим
уравнением Т-триггера(4).
Однако, как правило, Т-триггер получают из схем синхронных D- или JK-
триггеров.
Если обозначить вход синхронизации D-триггера через Т, а его инверсный
выход соединить со входом D, т.е. сделать D=[pic] (рис. 11,б), то
характеристическое уравнение D-триггера (9) примет вид, соответствующий Т-
триггеру (4).
Для преобразования JK-триггера в Т-триггер достаточно объединить все
его входы (рис. 11,в). Если этот вход обозначить через Т (т.е. сделать
J=K=C=T), то характеристическое уравнение JK-триггера (7) преобразуется к
виду, совпадающему с характеристическим уравнением Т-триггера (4).
Рис. 11. Преобразование RS-(а), D-(б) и JK-(в) триггеров в Т-триггер
Временные диаграммы Т-триггера изображены на рис. 12.
Характерной особенностью Т-триггеров является то, что частота изменения
выходных сигналов в два раза меньше частоты входных (см. рис. 12). Это
свойство Т-триггеров используется при построении на их основе делителей
частоты следования импульсов и двоичных счетчиков.
На основе JK-триггеров можно реализовать и остальные основные типы
триггеров.
Работа RS-триггера совпадает с работой JK-триггера во всем за
исключением запрещенных входных комбинаций для RS-триггера. Следовательно,
при использовании JK-триггера в качестве RS-триггера достаточно вход J
обозначить через S, а вход R – через K.
Условия преобразования JK-триггера в D-триггер найдем из сопоставления
их характеристических уравнений (7) и (5). Они становятся тождественными,
если вход J обозначить через D, а сигнал на входе К сделать равным [pic].
Отсюда следует, что для преобразования JK-триггера в D-триггер достаточно
объединить вход J со входом К через инвертор (рис. 13).
ИС триггеров наряду с информационными и тактовыми входами обычно имеют
асинхронные входы для установки начального состояния триггера. Таких входов
может быть два: асинхронной установки единицы (обозначается S) и
асинхронной установки нуля (обозначается R). Некоторые ИС триггеров имеют
только один из входов (обычно R). Асинхронные входы являются доминирующими,
т.е. воздействия по ним осуществляется независимо от сигналов на других
входах, которые при этом игнорируются. Как следует из названия, время
появления установочных сигналов может быть любым. Если эти сигналы
снимаются, то обусловленное ими состояние триггера сохраняется до первого
активного изменения синхросигнала, которое определит новое состояние
триггера в соответствии с его информационными входами.
В современных сериях цифровых ИС триггеры представлены достаточно
широко и разнообразно. Приведем описание работы наиболее популярных ИС
триггеров 155 серии: К155ТМ2 и К155ТВ1.
ИС К155ТМ2 содержит два автономных синхронных D-триггера, имеющих общую
цепь питания. Каждый из триггеров (рис. 14) имеет информационный вход D,
вход синхронизации С, а также два инверсных асинхронных входа начальной
установки S и R (т.е. активный уровень для них – низкий). Если на входы
начальной установки одновременно подать сигналы низкого уровня, состояние
триггера окажется неопределенным. Триггер устанавливается в состояние,
определяемое сигналом на входе D, по положительному перепаду (фронту)
синхроимпульса С. Переходы триггера представлены в табл. 6.
ИС К155ТВ1 (рис. 15) – универсальный JK-триггер со структурой M-S и,
следовательно, тактируемый срезом синхроимпульса. Триггер имеет инверсные
асинхронные входы начальной установки S и R. Каждый из информационных
входов J и K снабжен трехвходовым логическим элементом И (входная логика),
поэтому у ИС три входа J (J1-J3) и три входа К (К1-К3).
Управление состоянием триггера происходит согласно табл. 7.
2. Задание на лабораторную работу
2.1 Спроектировать, собрать на стенде схемы и исследовать работу (снять
таблицы переходов) триггеров, соответствующих номеру вашей бригады (табл.
8).
Таблица 8
|Тип триггера |Номер бригады |
| |1 |2 |3 |4 |5 |
|1. Асинхронный RS-триггер на ЛЭ |+ |+ |+ |+ |+ |
|“И-НЕ” | | | | | |
|2. Асинхронный RS-триггер на ЛЭ |+ |+ |+ |+ |+ |
|“ИЛИ-НЕ” | | | | | |
|3. Синхронный RS-триггер |+ | |+ | |+ |
|4. Синхронный D-триггер | |+ | |+ | |
2.2. Исследовать работу (снять таблицу переходов) установленной на стенде
ИС триггера:
1, 3, 5 бригады – К155ТМ2,
2, 4 бригады – К155ТВ1.
2.3. Преобразовать ИС JK-триггера (К155ТВ1) в
2.3.1. D-триггер,
2.3.2. Т-триггер
и исследовать работу (снять таблицы переходов) полученных триггеров.
3. Содержание отчета
По п. 2.1 задания для каждого из исследованных триггеров в отчете
должны быть приведены:
. таблица переходов;
. СДНФ характеристического уравнения;
. МДНФ характеристического уравнения, приведенная к виду, реализуемому
в заданном базисе ЛЭ;
. схема триггера.
По п. 2.2 – условное графическое изображение исследованного триггера и
его таблица переходов.
По п. 2.3 – условия, обеспечивающие преобразование JK-триггера в D- и Т-
триггеры и их таблицы переходов.
4. Контрольные вопросы
1. Приведите определение ПЦУ.
2. Приведите определение триггера, перечислите его отличительные
особенности.
3. Какие признаки используют при классификации триггеров?
4. Что такое таблица переходов триггера? Изобразите таблицы переходов
известных вам типов триггеров.
5. Что такое характеристическое уравнение триггера? Запишите
характеристические уравнения известных вам типов триггеров.
6. Изобразите временные диаграммы известных вам типов триггеров.
7. В чем отличие синхронных триггеров, управляемых уровнем, от триггеров с
динамическим управлением?
8. Объясните принцип действия двухступенчатого D-триггера с М-S структурой.
9. Докажите возможность преобразования синхронного RS-триггера в D-триггер;
JK-триггера в D- и Т-триггеры, D-триггера в Т-триггер.
10. С какой целью ИС триггеров дополняют асинхронными входами?
Лабораторная работа 9
Регистры
Цель работы: изучение схемотехнических принципов построения, записи и
считывания информации в наиболее распространенные регистры.
1. Теоретические основы лабораторной работы
Регистром называется последовательностное цифровое устройство,
используемое для записи и хранения n-разрядного двоичного слова. Помимо
хранения некоторые виды регистров могут преобразовывать информацию,
например, из параллельной во времени формы представления (параллельный код)
в последовательную (последовательный код) и наоборот; из прямого кода в
обратный и наоборот; сдвигать информацию на один или несколько разрядов в
сторону младшего или старшего разрядов.
Регистры строятся на базе триггеров, число триггеров в схеме регистра
соответствует числу разрядов двоичного слова, подлежащего хранению. Разряды
регистра помимо триггеров могут содержать и некоторые ЛЭ, с помощью которых
обеспечивается возможность выполнения перечисленных выше преобразований
информации.
Основным классификационным признаком регистров является способ приема
(записи) и выдачи (чтения) информации. По этому признаку различают
параллельные, последовательные и параллельно-последовательные регистры.
1.1 Параллельный регистр
Параллельным называют регистр, в который n-разрядное двоичное слово
записывается одновременно по всем n разрядам. Аналогичным образом
осуществляется считывание хранящегося в регистре слова – одновременно по
всем его разрядам. При считывании информация, хранящаяся в регистре,
сохраняется, т.е. выдается ее копия. Параллельный регистр часто именуют
регистром памяти. Основу регистров памяти составляют одноступенчатые
синхронные D- или RS-триггеры. В этом качестве могут применяться и JK-
триггеры, но их возможности больше, чем требуется для регистров памяти.
Пример схемной реализации четырехразрядного регистра памяти приведен на
рис. 1.
Рис. 1. Регистр памяти: а) схема; б) условное изображение
В качестве элементов регистра здесь использованы синхронные D-триггеры.
Из схемы следует, что отдельные разряды регистра памяти не обмениваются
данными между собой. Общими для разрядов регистра являются цепи управления:
синхронизации или разрешения записи (С) и сброса или начальной установки
“0”. Из принципа работы синхронного D-триггера следует, что разряды числа
А=а3а2а1а0 запишутся в соответствующие триггеры только после подачи сигнала
(импульса) на вход синхронизации С, т.е. при С=1. После смены сигнала
|
