Микросхемо-техника: Схема контроля дешифратора на три входа \восемь выходов\ - Радиоэлектроника - Скачать бесплатно
ВВЕДЕНИЕ
Развитие электронной вычислительной техники, и информатики и
применение их средств и методов в народном хозяйстве, научных
исследованиях, образовании и других сферах человеческой деятельности
являются в настоящее время приоритетным направлением научно-технического
прогресса. Это приводит к необходимости широкой подготовки специалистов по
электронным вычислительным машинам, системам и сетям, программному
обеспечению и прикладной математике, автоматизированным системам обработки
данных и управления и другим направлениям, связанным с интенсивным
использованием вычислительной техники. Всем этим специалистам необходимы
достаточно глубокие знания принципов построения и функционирования
современных ЭВМ, комплексов, систем и сетей, микропроцессорных средств,
персональных компьютеров. Такие знания необходимы не только специалистам
различных областей вычислительной техники, но и лицам, связанным с
созданием программного обеспечения и применением ЭВМ в различных областях,
что определяется тесным взаимодействием аппаратурных и программных средств
в ЭВМ, тенденцией аппаратурной реализации системных и специализированных
программных продуктов, позволяющей достигнуть увеличение
производительности, надежности, функциональной гибкости, большей
приспособленности вычислительных машин и систем к эксплуатационному
обслуживанию.
В последние годы мир электронных вычислительных машин значительно
расширился - в нем наряду с машинами общего назначения заняли большое место
супер-ЭВМ, малые ЭВМ и особенно микропроцессоры и микро-ЭВМ, персональные
компьютеры.
Информация которая передается между узлами компьютера или хранится в
нем, ни каким образом не должна изменяться, для это существуют, либо
аппаратные, либо программные средства контроля и диагностики.
1. ОБЩАЯ ЧАСТЬ
1 Назначение схем контроля цифровых устройств, виды контроля для
комбинационных схем
Потери времени в таких сложных объектах, как ЭВМ, в первую очередь
связанны с поиском места неисправности. Важнейшим средством уменьшения
потерь и повышение обслуживаемости ЭВМ является система автоматического
диагностирования, позволяющая локализовать неисправность.
Чтобы уменьшить потери от сбоев и отказов, порождающих ошибки, надо
предотвратить распространение ошибки в вычислительном процессе, так как в
противном случае существенно усложнятся и удлинятся процедуры проверки
правильности работы программы, определение и устранения искажений в
программе, данных и промежуточных результатах.
Для этого необходимо обнаружить появление ошибки в выполняемых машиной
преобразованиях информации возможно ближе к моменту ее возникновения. С
этой целью надо иметь систему автоматического контроля правильности работы
ЭВМ, которая при появлении ошибки в работе машины немедленно
приостанавливает выполнение программы. Наличие такой системы освобождает от
забот по контролю достоверности.
Для уменьшения времени восстановления информации следует иметь систему
автоматического восстановления вычислительного процесса, распознающую
характер (сбой или отказ) ошибки и при сбое автоматически восстанавливающую
достоверность информации и выполнения программы, а при отказе инициирующую
работу системы автоматического диагностирования ЭВМ.
Обнаружение ошибок должно производиться в машине непрерывно и,
следовательно, не должно вызывать заметного снижения быстродействия машины.
Поэтому эта функция возлагается на быстродействующие аппаратурные средства
контроля, которые позволяют почти полностью совместить во времени
выполнение основных и контрольных операций.
Необходимость в коррекции ошибок, восстановлении вычислительного
процесса и диагностирования неисправностей при современном уровне
надежности ЭВМ возникает достаточно редко. Поэтому целесообразно
использовать для выполнения этих функций главным образом микропрограммные,
а также программные средства в виде корректирующих и диагностических
микропрограмм и программ. Однако чтобы эти программы не были чрезмерно
сложны, предусматриваются и определенные аппаратурные средства,
поддерживающие процедуры восстановления после сбоев и локализации
неисправностей.
Основными характеристиками системы автоматического контроля
правильности функционирования ЭВМ являются:
а) отношение количества оборудования, охваченного системой контроля,
к общему количеству оборудования ЭВМ;
б) вероятность обнаружения системой контроля ошибок в
функционировании ЭВМ;
в) степень детализации, с которой система контроля указывает место
возникновения ошибки;
г) отношение количества оборудования системы контроля к общему
количеству оборудования ЭВМ.
Основными характеристиками системы автоматического диагностирования
являются:
а) вероятность правильного обнаружения места отказа;
б) разрешающая способность, равная среднему числу подозреваемых
сменных блоков;
в) доля аппаратурных средств системы диагностирования в общем
оборудовании ЭВМ [ 3 ].
Виды контроля комбинационных схем.
1. Контроль с помощью дублирования (рис.1).
2. Контроль с помощью обратных схем (рис.2).
На входы X0-Xn-1 приходят сигналы, которые подаются на: основную и
дублирующую схемы. Далее выходные сигналы Y0-Ym-1 анализируются в блоках
M2. Завершающем этапом является логические операции в логическом блоке,
[pic]
Рис.1. Схема контроля построенная на основе дублирования
[pic]
Рис.2. Схема контроля построенная по принципу обратной схемы
на выходе которого, сформируется сигнал (ОШ) показывающий, есть ошибка или
нет.
Суть контроля с помощью обратной схемы (данный метод называется
воспроизведением входных сигналов) состоит в сравнении входных сигналов
основной схемы с выходными контролирующими.
1.2 Выбор и обоснование функциональной схемы, элементной базы
При работе дешифратора могут возникнуть следующие виды ошибок:
а) наличие двух или более активных сигналов на выходах дешифратора;
б) отсутствие активных сигналов на выходах дешифратора.
Схема контроля дешифратора (рис.3, рис.4) состоит из трех блоков:
а) входного блока - на него подаются сигналы с выходов дешифратора,
над этими сигналами выполняются логические операции, после чего формируются
выходные сигналы, необходимые для дальнейшего сравнения и анализа;
б) промежуточный блок - в этот блок поступают сигналы с входного
блока, которые подвергаются сравнению и анализу, с выходов блока
формируются сигналы, необходимые для формирования сигнала сообщающего о
ошибке;
в) выходной блок - на него поступают сигналы из промежуточного блока,
на основе этих сигналов формируется сигнал ошибки, если сигнал ошибки
высокого уровня, т.е. лог.1, есть ошибка. Если лог.0 дешифратор сработал
нормально, без ошибки.
В курсовом проекте рассматривается схема - 1, изображенная на рис.3.
За счет инвертирующих элементов в схеме - 2 (рис.4), быстродействие ее
больше, чем в первой схеме. Но схема - 1проще в построении, также в ней
используется меньшее количество ИМС при построении схемы на печатной плате,
что приводит к увеличению надежности работы схемы и меньшей ее цене.
Элементная база подбиралась по основным характеристикам: повышенное
быстродействие, малая потребляемая мощность, минимальные токи потребления.
ИМС используемые в схеме:
1. ИМС - КР1533ЛИ1
[pic]
Изготовлена по ТТЛШ - технологии, выпускается в полимерном корпусе.
Назначения выводов 1,2,4,5,9,10,12,13 - входы 1 - 4 лог. элементов,
3,6,8,11 - выходы лог. элементов. К 14 - выводу подключается Uпит, а вывод
7 является общим.
Параметры и эксплуатационные данные
Iпот - не более 4,0 мА Uвых - не более 0,5 В
Iпот - не более 2,4 мА Uвых - не менее 2,7 В
Iвх - не более 2 мкА tзд.р и tзд.р - не более 15 нс.
Iвх - не более 50 мкА Uпит - 5 В 5%
Tокр - от -10’C до +70’C
2. ИМС - КР1531ЛЛ1
[pic]
Изготовлена по ТТЛШ - технологии, выпускается в полимерном корпусе.
Назначения выводов 1,2,4,5,9,10,12,13 - входы 1 - 4 лог. элементов,
3,6,8,11 - выходы лог. элементов. К 14 - выводу подключается Uпит, а вывод
7 является общим.
Параметры и эксплуатационные данные
Iпот - не более 15,5 мА Uвых - не более 0,5 В
Iпот - не более 8,3 мА Uвых - не менее 2,7 В
Iвх - не более -0,6 мА tзд.р. - не более 5,0 нс
Iвх - не более 20 мкА tзд.р - не более 5,5 нс
Uпит - 5 В 5% Tокр - от -10’С до +70’С
3. ИМС - К155ЛЕ4
[pic]
Изготовлена по ТТЛ - технологии, выпускается в пластмассовом корпусе.
Назначения выводов 1,2,3,4,5,9,10,11,13 - входы 1 - 3 лог. элементов,
6,8,12 - выходы лог. элементов. К 14 - выводу подключается Uпит, а вывод 7
является общим.
Параметры и эксплуатационные данные
Iпот - не более 26 мА Uвых - не более 0,4 В
Iпот - не более 16 мА Uвых - не менее 2,4 В
Iвх - не более -1,6 мА tзд.р. - не более 11 нс
Iвх - не более 40 мкА tзд.р - не более 15 нс
Uпит - 5 В 5% Tокр - от -10’С до +70’С
4. ИМС - КР531ЛН1
[pic]
Изготовлена по ТТЛШ - технологии, выпускается в пластмассовом корпусе.
Назначения выводов 1,3,5,9,11,13 - входы 1 - 6 лог. элементов,
2,4,6,8,10,12 - выходы лог. элементов. К 14 - выводу подключается Uпит, а
вывод 7 является общим.
Параметры и эксплуатационные данные
Iпот - не более 54 мА Uвых - не более 0,5 В
Iпот - не более 24 мА Uвых - не менее 2,5 В
Iвх - не более -2,0 мА tзд.р. - не более 5 нс
Iвх - не более 50 мкА tзд.р - не более 4,5 нс
Uпит - 5 В 5% Tокр - от -10’С до +70’С
2. СПЕЦИАЛЬНАЯ ЧАСТЬ
1 Логический расчет схемы
1 Расчет входного блока
В входной блок (рис.3) поступают сигналы A0, A1, A2, A3, B0, B1, B2,
B3 с дешифратора, после логических операций с четырех элементов выходного
блока формируются сигналы E и S. Чтобы рассчитать выходные сигналы, нужно
посмотреть табл.1. Из таблицы истинности видно, что сигнал E=1, только в
том случае, если сигналы A и B равны лог. 1. На основе этого можно
построить карту Карно, она приведена рядом, далее из карты можно получить
следующую формулу для сигнала E:
[pic]
Рис.3. Схема контроля дешифратора с прямыми выходами
[pic]
Рис.4. Схема контроля дешифратора с инверсными выходами
E=A(B
Для сигнала S получается следующая формула:
S=A+B,
Таблица 1.
Таблица истинности входного блока и карты Карно для сигналов E и S.
Карта Карно Карта Карно
для сигнала E для сигнала S
|A |B |E |S | | |B |B | | | | |B |B | |
|0 |0 |0 |0 | |A |1 | | | | |A |1 |1 | |
|0 |1 |0 |1 | |A | | | | | |A |1 | | |
|1 |0 |0 |1 | | | | | | | | | | | |
|1 |1 |1 |1 | | | | | | | | | | | |
2 Расчет промежуточного блока
Промежуточный блок состоит из двух под блоков, эти блоки полностью
аналогичны. В промежуточный блок поступают сигналы E1,E2,S1 и S2 с
элементов выходного блока,
после логических операций, в промежуточном блоке на выходах формируются
сигналы E и S. Для логического расчета выходных сигналов, можно рассмотреть
один из под блоков схемы.
Табл.2, по данным в таблицы истинности, строятся карты Карно, а из
карт можно получить следующие формулы:
Формула для сигнала E:
E=E1+E2+S1(S2
Формула для сигнала S:
S=E1+E2+S1+S2=A0B0+A1B1+A1+B1+A2+B2=A0+B0+A1+B1=S1+S2
Таблица 2.
Таблица истинности промежуточного блока и карты Карно для сигналов Е и
S.
Карта Карно
для сигнала E
|E1 |S1 |E2 |S2 |E |S | | |S1 | |S1 | | |
|0 |0 |0 |0 |0 |0 | |E1 |1 |1 |X |X |E2 |
|0 |0 |0 |1 |0 |1 |v | |X |1 |X |X |E2 |
|0 |0 |1 |0 |X |X | |E1 |X |1 |1 |X | |
|0 |0 |1 |1 |1 |1 | | | |1 | | |E2 |
|0 |1 |0 |0 |0 |1 |v | |S2 |S2 | |S2 | |
|0 |1 |0 |1 |1 |1 | | | | | | | |
|0 |1 |1 |0 |X |X | | |Карта Карно | | | | |
|0 |1 |1 |1 |1 |1 | | |для сигнала S | | | | |
|1 |0 |0 |0 |X |X | | | | | | | |
|1 |0 |0 |1 |X |X | | |S1 | |S1 | | |
|1 |0 |1 |0 |X |X | |E1 |1 |1 |X |X |E2 |
|1 |0 |1 |1 |X |X | | |X |1 |X |X |E2 |
|1 |1 |0 |0 |1 |1 | |E1 |X |1 |1 |X | |
|1 |1 |0 |1 |1 |1 | | |1 |1 |1 | |E2 |
|1 |1 |1 |0 |X |X | | |S2 |S2 | |S2 | |
|1 |1 |1 |1 |1 |1 | | | | | | | |
v - комбинации получившиеся при нормальной работе дешифратора.
x - запрещенная комбинация, появляется только в том случае, если E1=1 и
S1=0 или E2=1 и S2=0.
2.1.3 Расчет выходного блока
Из промежуточного блока в выходной поступают сигналы E1, S1, Е2 и S2.
Эти сигналы необходимы, для формирования сигнала сообщающего об ошибке.
После логических операций в выходном блоке, на его выходе формируется
сигнал ERR. Таблица истинности и карта Карно для этого сигнала приведены в
табл. 3, после всех логических преобразований формула для сигнала ERR
получится следующая:
ERR=E1+E2+S1(S2+S1(S2
Таблица 3.
Таблица истинности и карта Карно для сигнала ERR
|E1 |S1 |E2 |S2 |ERR | | |Карта Карно | | | | | |
|0 |0 |0 |0 |1 | | |для сигнала ERR | | | | | |
|0 |0 |0 |1 |0 |v| | | | | | | |
|0 |0 |1 |0 |X | | |S1 | |S1 | | | |
|0 |0 |1 |1 |1 | |E1 |1 |1 |X |X |E2 | |
|0 |1 |0 |0 |0 |v| |X |1 |X |X |E2 | |
|0 |1 |0 |1 |1 | |E1 |X |1 |1 |X | | |
|0 |1 |1 |0 |X | | | |1 | |1 |E2 | |
|0 |1 |1 |1 |1 | | |S2 |S2 | |S2 | | |
|1 |0 |0 |0 |X | | | | | | | | |
|1 |0 |0 |1 |X | | | | | | | | |
|1 |0 |1 |0 |X | | | | | | | | |
|1 |0 |1 |1 |X | | | | | | | | |
|1 |1 |0 |0 |1 | | | | | | | | |
|1 |1 |0 |1 |1 | | | | | | | | |
|1 |1 |1 |0 |X | | | | | | | | |
|1 |1 |1 |1 |1 | | | | | | | | |
v - ERR=0, ошибки нет - нормальная работа дешифратора.
x - запрещенная комбинация, получается только в том случае, если E1=1 и
S1=0 или E2=1 и S2=0.
2.2 Описание работы принципиальной
схемы
Сигналы с выходов дешифратора поступают в входной блок на выводы
1,2,4,5,8,10,12,13 - DD1 и DD2, далее формируются сигналы E1,S1 на выводе
3, E2,S2 на выводе 6, E1’,S1’ на выводе 8 и E2’,S2’ на выводе 11 м/cх DD1 и
DD2. Эти сигналы поступают в промежуточный блок, в результате чего
появляются новые сигналы, нужные для дальнейшей проверки: E1 вывод 2 DD6,
S1 вывод 3 DD4, E2 вывод 4 DD6 и S2 вывод 6 DD4. Последним, завершающим
этапом являются логические операции в выходном блоке, который в зависимости
от этих сигналов сформирует выходной сигнал ERR. Если сигнал ERR=0, то
ошибки нет, ERR=1 есть ошибка.
Работу данной схемы можно рассмотреть на примерах.
Нормальный режим работы дешифратора, т.е. высокий уровень сигнала
(лог. 1) присутствует на одном из выходов дешифратора, пусть в данном
случае, это выход Y0=1, на остальные выводы 2,4,5,9,10,12 DD1,DD2 приходит
лог. 0. На выводе 3 DD1(E1) после выполнения логической операции появится
лог.0, на выводе 3 DD2 получится лог. 1, на всех же остальных выводах
DD1 и DD2 формируется лог. 0. Сигнал лог. 1 с вывода 3 DD2 поступает вместе
с сигналом лог. 0 с вывода 6 DD2 на вывод 1 и 2 DD4. Лог. 0 с выводов 3 и 6
DD3 поступает на выводы 13 и 5 DD5. На выводе 3 DD4 образуется сигнал лог.
1, который с сигналом с вывода 6 поступает на выводы 9 и 10 DD3, а также
на выводы 9 и 10 DD5. На выводах 12, 6 и 8 DD5 образуется комбинация
сигналов 110. Сигналы с выводов 12 и 6 инвертируются и поступают на выводы
1 и 2 выходного блока м/сх DD7. С вывода 3 DD7 лог. 0 подается на вывод 4 с
сигналом лог.0 с вывода 8 DD5 на вывод 5 DD7, а с вывода 6 DD7 приходит
лог.0 на вывод 10 DD7 и на вывод 9 DD7 приходит так же лог. 1 с вывода 8
DD3. На выводе 8 DD7 образуется лог. 0, т.е. сигнал ERR=0, значит схема
проработала правильно, ошибки нет.
На выходах дешифратора нет активных сигналов, т.е. Y0=Y1=Y2=Y3
=Y4=Y5=Y6=Y7=0.
На выходах входного блока, м/сx DD1 и DD2, формируется лог. 0, далее
эти сигналы поступают на м/сх DD3 и DD4.
Проследить появление сигнала, по влияющего на формирование ошибки можно с
выводов 3 и 6 DD4, на этих выводах присутствуют лог. 0, которые поступят на
выводы 9 и 10 м/сх DD5, после выполнения логической операции, т.е.
логического сложения и инверсии, на выводе 8 DD5 сформируется сигнал лог.
1, который поступает на вывод 5 DD7, так как все выходы дешифратора
пассивны, то к выходному блоку, кроме выше зафиксированного сигнала лог. 1,
сигналы высокого уровня не поступят. Это значит, что ERR=1, есть ошибка.
Если на двух выходах дешифратора лог. 1.
На выходах Y0=Y7=1, на всех остальных лог. 0. На выводах 3 и 11 DD2
формирование лог. 1, на всех остальных выходах входного блока сигналы
равные лог. 0, далее сигнал с выводов 3 и 6 DD2 поступают на выводы 1 и 2
DD4, в результате на выводе 3 DD4 формируется лог.1. Сигналы с выводов 8 и
11 DD2 поступают на выводы 4 и 5 DD4 после чего формируется сигнал лог. 1
на выводе 6 DD4. Сигналы с выводов 3 и 6 DD4 поступят на выводы 9 и 10 -
DD3 и DD5. На выводе 8 DD5 после выполнения логической операции
сформируется сигнал, который про инвертируется и в результате получится
сигнал лог. 0. Этот сигнал с сигналом с вывода 3 DD7 (лог.0) подается на
выводы 4 и 5 DD7, после чего на выводе 6 - DD7 сформируется лог. 0, далее
этот сигнал с сигналом с вывода 8 DD3 (лог.1) поступают на выводы 9 и 10
DD7, после выполнения логической операции на выводе 8 DD7 сформируется
сигнал высокого уровня, т.е. ERR=1, что известит об ошибке.
Вывод: для того чтобы сформировался сигнал ERR=1 достаточно чтобы из
промежуточного блока в выходной блок пришел хотя бы один сигнал, равный
лог. 1.
3. Расчет параметров: Pпотр., быстродействие, надежность
|
